当传统芯片制程逐渐逼近物理极限，华为在5月25日召开的国际电路系统研讨会ISCAS 2026上，提出了指导半导体产业发展的新原则——“韬（τ）定律”。这是中国在全球半导体领域首次提出指导产业发展的新原则。

　　要理解这一定律，需要先回顾过去半个多世纪的主导逻辑。芯片性能的提升长期以来主要遵循“摩尔定律”——每隔18到24个月，单位面积上的晶体管数量翻一番。

　　实现这一目标的主要手段是“几何缩微”，也就是让晶体管越做越小。从微米到如今的纳米，全球半导体企业竞相缩小晶体管尺寸，以推动性能提升，并降低单位成本。

　　不过，这条路已越走越难。当晶体管的尺寸缩小到仅相当于十几个原子的尺度时，量子力学效应开始占据主导。其中最典型的就是“量子隧穿”效应——电子会像幽灵一样，直接穿过理论上应该阻隔它们的物理屏障，导致严重的漏电和发热问题。

　　从成本的视角看，晶体管仍以较慢的速度微缩，但却导致成本激增。建造一座用于生产3纳米及以下先进制程芯片的晶圆厂，已成为一项极其昂贵的投资：一座3纳米晶圆厂的成本普遍在150亿至200亿美元之间，而根据行业分析机构的估算，一座2纳米晶圆厂的成本已逼近300亿美元。这场资本竞赛的门槛极高，仅有少数巨头能够进入。

　　华为提出的“韬定律”，核心不再执着于单纯缩小晶体管尺寸，而是构建贯穿器件、电路、芯片到系统层面的多层级协同优化体系，驱动各层级性能、能效、晶体管密度的持续提升。

　　关键技术之一是逻辑折叠。简单来说，就是把平面电路“叠起来”，分成上下两层甚至多层，关键路径上的信号不再绕远路，而是“穿楼板”直通。好比原来修单层厂房，现在修双层甚至多层，工人（信号）上下楼更快。

　　值得一提的是，“韬定律”并非空头理论。在主旨演讲中，华为的何庭波讲解了如何将“韬定律”应用于智能手机和AI计算领域。她指出，在过去六年的实践中，基于该定律，华为已成功设计并量产了381款芯片，覆盖了多行业需求。

　　其中，将于2026年秋季面世的麒麟芯片，率先采用了逻辑折叠技术。预计到2031年，基于“韬定律”的高端芯片晶体管密度将达到1.4纳米制程的同等水平。

　　在业内人士看来，过去几十年来，半导体领域的定律几乎均由西方企业和学者提出。华为此次提出的“韬定律”，为全球后摩尔时代的发展贡献了“中国方案”。

　　这一方案的落地效果，最终要看商业化的实践成效。目前，它也面临一些现实课题，譬如在能耗上，一个高性能节点在速度大幅提升的同时，功耗往往会同步急剧攀升，这将给电网带来巨大压力。因此，需要搭配节能技术，做到“快”与“省”两手抓。

　　何庭波在演讲中也表示：“未来一定属于开放合作。在半导体演进的路径上，没有一家企业可以独自完成所有答案。在‘韬定律’的路径下，我们期待与全球科学家、工程师和产业伙伴紧密合作，共同推动半导体与电子产业持续发展。”