5月25日，在上海举行的IEEE国际电路与系统研讨会（ISCAS 2026）上，华为董事、半导体业务部总裁何庭波发表主旨演讲，正式提出“韬（τ）定律”。该定律主张以“时间缩微”替代传统的“几何缩微”，作为半导体与电子系统演进的新指导原则。

　　基于这一定律，华为方面表示，过去六年间已设计并量产了381款芯片，覆盖智能手机、AI计算、汽车电子等多个领域；预计到2031年，高端芯片的晶体管密度可达到等效1.4纳米制程水平。

　　蓝鲸科技记者从中国科学院科技论文预发布平台，找到了由何庭波署名的论文《A Time Scaling Theory for Multi-Layer Electronic Systems》，该论文指出，过去六十年，摩尔定律的本质是通过缩放空间来压缩时间；未来的方向应将“时间”作为跨器件、电路、芯片、系统乃至数据中心的统一优化指标。

　　换而言之，摩尔定律长期依赖“几何缩微”——通过不断缩小晶体管尺寸来提升芯片密度与性能。然而，当制程推进到5纳米以下时，量子隧穿、漏电流以及光刻成本的急剧攀升，使得这条路径同时遭遇物理极限与经济可行性的双重瓶颈。

　　由此，华为提出了一条不同的技术思路：不再以晶体管面积缩小为核心目标，而是将时间常数 τ 作为统一优化方向，通过压缩信号传播时延，实现芯片性能与集成度的提升。

　　华为提出“韬（τ）定律” 后，引发市场广泛关注，也让何庭波再度进入公众视野。

　　华为官网资料显示，何庭波女士出生于1969年，湖南长沙人，毕业于北京邮电大学，半导体物理和通信工程专业双学士、硕士。

　　何庭波于1996年加入华为，历任芯片业务岗位（开发、研究、架构、供应链）、研发部长、海思总裁、2012实验室总裁，现任科学家委员会主任、ITMT主任、半导体业务部总裁。

　　据悉，在过去的20多年里，何庭波带领华为半导体从最初的小规模芯片设计部门，成长为全球技术门类最全、技术深度最深、产品种类最丰富的半导体与器件领导者。

　　而华为半导体业务支撑了华为产品体系20多年的发展和创新，支撑华为在运营商、企业网、终端、云、车、数字能源等各领域取得发展。

　　具体来看，华为半导体形成了覆盖SoC设计、高速模拟与混合信号I/O、射频电路、光电技术、先进封装、电源与传感器技术、供应链管理、与领先逻辑代工厂合作能力、3D IC技术，以及CPU、GPU、NPU、网络处理器、DSP、专用架构等全系列处理器技术的能力。

　　与此同时，也构建了业界最丰富的产品组合，如麒麟应用处理器、鲲鹏高性能通用处理器、昇腾AI处理器、天罡多模多制式基站处理器等，应用于手机、通用与AI计算产品、通信网络、其他消费电子等。

　　期间，为应对芯片工艺缩微的困难，何庭波带领团队在过去的六年里，采用开创性的方法，重新设计了380多款芯片，使华为能够以世界级的产品和服务重返舞台。

　　根据华为公开的信息，作为“韬（τ）定律” 核心技术之一的逻辑折叠技术，将于2026年秋季在新一代麒麟芯片上首次完整落地，性能将大幅提升。

　　另一个值得注意的细节是：何庭波将前述论文提交给了中国本土预印本平台ChinaXiv，而非国际通行的arXiv。

　　对此，有行业人士告诉蓝鲸科技记者，“结合华为近一年来逐步将半导体研究成果优先发布于ChinaXiv的做法，可以看出一种趋势：中国半导体行业正在构建一条不完全依赖西方学术发表体系的独立传播通道。”