21世纪经济报道记者骆轶琪

　　算力需求大爆发时期，传统的芯片产业发展逻辑已经发生变化：产业发力焦点已经从过去聚焦于单项环节的技术能力突破，转向产业纵深协同发力，进而推动半导体系统性集成能力的全面提升。

　　围绕系统级优化的技术突破正在发生。华为近期提出的“韬定律”（τ定律），就是跳出了单纯依赖制程微缩的传统思路。这一理念与产业界正在探索推进的3D封装、玻璃基板、光电融合等技术路线也高度契合。

　　后摩尔定律时代，产业界已经在围绕这些方向寻求突围。

　　产业逻辑蝶变

　　随着算力需求急速提升，半导体产业链各个环节传统的价值逻辑已经在深刻变迁。

　　在近日举行的“未来半导体生态大会·半导体封装测试暨玻璃基板生态展”期间，SEMI中国总裁冯莉分析道，AI算力的爆发式增长对芯片性能提出了前所未有的挑战。近期面对摩尔定律发展中遇到的物理和成本瓶颈，华为提出τ（“韬”）定律，跳出了单纯依靠制程微缩的传统思路，以时间域优化为核心，依托逻辑折叠、微通孔、混合键合等技术，在现有的制程下提升了晶体管密度、降低了信号延迟。

　　“这一理念与产业链在探讨的3D封装、玻璃基板以及先进封装、光互连等技术路线相契合，也让以时间缩放为核心的技术，演进为继依靠制程微缩之外产业发展的新引擎。”她进一步分析道。

　　迈为技术副总经理兼CTO陈万群也指出，“韬定律”的核心技术思路，是通过“逻辑折叠”和“全栈时间优化”，在器件、电路、架构和系统四个层面同时降低延迟。

　　芯片性能的本质体现是计算速度，决定速度的是电路的时间常数τ（也即信号传输的延迟）。韬定律的要义是，在晶体管密度增长受限背景下，让信号在晶体管、逻辑门、模块之间的传输路径变得更短、更高效。在其中，先进封装是绕不开的重要一环。

　　这也意味着，传统意义上处在产业链偏后端的封装环节，其价值地位正日益提升。

　　中国半导体行业协会副秘书长兼封测分会秘书长徐冬梅就指出，随着AI相关应用需求快速增长，先进封装不再是半导体工艺制程落地的补充，而是延续摩尔定律、提升芯片性能、降低成本的核心路径，更是我国半导体产业突破外部制约、构建自主生态的战略突破口。

　　由此，围绕系统级协同优化，产业界在积极寻求解决方案。

　　宏茂微电子首席科学家郭一凡指出，过去很长时间，业界都是通过缩短距离来提升速度与集成密度，由此提升算力。但进入后摩尔定律时代，算力供给出现瓶颈，产业目前亟待解决的是互联问题，也即在多芯片集成过程中，让片间互联速度达到或接近单芯片互联速度。因此，通过多芯片封装集成来提供更多系统算力是重要方向。

　　这从英伟达的发展路线可窥一斑，无论是HBM与GPU之间形成的高带宽互联，还是GPU之间的高带宽互联，最终目标是从系统层面提高速度，以提供更多算力——这意味着，算力芯片的竞争核心，已经从过去主要依赖单颗芯片工艺制程的提升，转向多颗芯片的系统级集成和优化。

　　这与华为此前提出的“韬定律”思路接近，也即通过缩短时间和距离，最终逐渐满足计算速度更快、产生算力更大的需求。本质上是借力异构集成和系统优化，满足单位时间和单位功率条件下，输出更多算力的需求。

　　对于先进封装行业的趋势，郭一凡作出研判：高带宽互联异构集成已成为提升AI系统级算力的最佳途径；随着对系统算力需求的不断提升，3D堆叠将被广泛应用；超节点结构对封装模块的尺寸要求不断提高，催生板级2.5D封装需求；AI推理需求的增加将催生更多存储器件进入先进封装模块。

　　光电融合走到哪一步？

　　光电融合目前的发展正契合这一趋势。

　　在高速的AI计算和应用需求背景下，业界一致认为，当前算力密度与互联带宽的矛盾正日益尖锐。

　　增芯科技全球商务中心副总裁严然算了一笔账：传统服务器端可插拔光模块的方案虽然部署灵活，但要达到1.6T传输速率，功耗约为30瓦；而随着AI Agent引发的算力需求爆发式增长，如果沿用该方案，其产生的功耗将是天文数字。

　　这也是业界对光电融合（CPO，Co-Packaged Optics）应用需求迫切的核心原因。

　　所谓CPO，本质上是利用异构集成技术，将光引擎（EIC+PIC）与交换ASIC封装在同一个基板上。其长期目标是，将光引擎与处理器、内存集成，实现数据中心更高的带宽和能效。

　　严然指出，光电融合架构下，才能更好满足1.6T传输速率且功耗降至2瓦以下的能耗要求。

　　（严然现场解析CPO主要技术路线演进趋势，图源：记者骆轶琪拍摄）

　　目前业界推进的光电融合分为三个阶段：第一代技术路线即可插拔光模块，其形态为一个独立组件，可以直接插在交换机端口，但瓶颈在于长距离传输损耗大造成高功耗，同时占用空间大也限制了端口密度；第二代技术路线近封装光学（NPO）被视为过渡方案，将光引擎通过Socket（插槽）紧密安装在主板上，缩短与ASIC芯片的物理距离，这可以满足从800G到1.6T的传输速率需求；下一代主流技术方案则是光电协同封装（CPO），通过将光引擎与计算芯片直接集成在同一封装基板上，将物理集成度大幅提升，其优势在于将电信号传输压缩至毫米级，能保证在提升信号完整性的同时降低功耗。

　　接受采访时，严然分析道，其中NPO方案有望在2026-2027年间迎来市场峰值，逐渐取代可插拔光模块路线。“因为从可插拔路线到NPO路线，功耗将是从30W到9W左右的大幅降低，这个方向很值得去做。”她补充指出，当然后续要进一步针对功耗等层面进行优化，要让三种方案都达到1.6T的速率要求并向上突破，行业最终会走向CPO路线。

　　而在光模块光源方面，近期市场高度关注Micro-LED技术的落地应用。行业分析认为，该技术尤其适合短距离、超低功耗和超高密度的芯片间通信，能满足传统光模块难以兼顾的功耗和密度需求。

　　对此，严然对21世纪经济报道记者分析，虽然Micro-LED技术在MR眼镜领域面临良率瓶颈，但这是由于智能眼镜对尺寸的要求远比光模块严格，该技术在光通信领域应用时不会面临类似困境。CPO目前面临的核心技术难点在于，需要将LED和发射端、接收端、算法完全整合在一块芯片上。但目前业界尚未提出适合的解决方案，这仍需要Micro-LED供应方与光模块、光耦合等产业链厂商共同推进研发适配。

　　根据集邦咨询预估，CPO/NPO市场规模将于2030年突破390亿美元，且2028至2029年间的成长动能将随Scale-up开始导入光互连后急剧增长。同时，可插拔光模组市场规模仍可于2030年保持近260亿美元的水平，显示未来光互连并非由单一技术路线主宰，而将依据功耗、距离、成本、成熟度与供应链控制权，在不同应用场景中形成多技术并行的发展格局。

　　无论是华为提出“韬定律”，还是业界探索的一系列系统性创新，都指向后摩尔定律时期，中国半导体产业正经历一场从“制程主导”到“系统协同”的变革，产业共识已经浮现。