中证报中证网讯6月30日，上交所官网显示，集益威半导体（上海）股份有限公司科创板IPO申请获受理。作为国内高速互连领域的核心参与者，公司向资本市场迈出重要一步，也意味着国产高速互连产业再迎关键进展。
业内人士表示，在人工智能大模型快速演进、智算中心加速建设的背景下，高速互连已成为支撑算力、运力、存力协同发展的关键底层技术。长期以来，高速互连芯片及IP市场主要由海外厂商占据主导地位，国内市场整体应用水平与国际市场仍存在一定代际差距，国产厂商正处于加速追赶的黄金窗口期，成长天花板远未触及。
面对行业长期存在的技术壁垒与国产化现实，集益威通过持续自主研发实现关键突破，成为国内稀缺的高速互连解决方案提供商。据查，公司股东汇聚了华业天成、中国移动链长基金、国家人工智能基金、阿里云计算、上海集成电路基金、腾讯创投、大基金二期、海望资本等国家队及知名产业基金，多元化股东背书反映出市场对高速互连这一战略赛道的认可。
“芯片+IP授权”双轮驱动
高速互连被认为是半导体产业技术壁垒最高的细分领域之一，具备技术迭代快、资金投入大、研发周期长、产业化难度大等特点。2023年至2025年，集益威累计研发投入约4.68亿元。
经过多年自主研发与产业化积累，集益威逐步构建起覆盖SerDes、ADC/DAC、PLL、DSP四大关键环节的核心技术体系，并陆续推出高速中继Retimer芯片、高速光数字信号处理oDSP芯片及定制专用ASIC芯片等产品，实现从底层IP到终端产品的协同布局。
以高速互连芯片产品为核心商业化载体，凭借自主芯片研发和定制专用芯片开发能力，集益威能够同时满足通用市场与差异化需求。同时，公司具备自主IP研发与授权能力。
SerDes IP作为高速互连领域最核心的技术模块，为公司芯片产品生态的完善提供了技术基座。通过底层技术与终端产品的协同发展与双向验证，公司持续提升技术成熟度与商业化能力，构建起较为完整的商业闭环。
招股书显示，公司已实现可支持400G/800G光模块应用的高速光数字信号处理oDSP芯片以及支持400G/800G以太网数据传输的板级中继Retimer芯片的产业化；同时单通道56G、112G SerDes IP已实现大规模对外授权，达到国际先进速率的224G SerDes IP也已成功实现对外授权。
募投瞄准下一代技术升级
技术突破最终需要通过产业化落地验证商业价值。
目前，公司产品已进入AI数据中心行业头部厂商、XPU行业头部厂商以及AI数据中心互连设备头部厂商供应链体系。随着产品完成客户验证并实现规模化导入，公司商业化能力正加速兑现。
招股书显示，2023年至2025年，公司主营业务收入由1649万元增长至3.89亿元，三年复合增长率达到385.40%。
盈利质量方面，2025年主营业务毛利率达到42.40%，较2023年的12.94%提升近30个百分点，展现出较强的技术溢价能力和市场竞争力。其中，高速互连IP授权业务毛利率稳定在90%以上，高毛利业务为公司长期利润释放奠定基础。
从应用场景看，公司重点布局人工智能、数据中心等算力互联互通平台基础设施建设以及通信网络、高端工业设备、高端仪器仪表等多场景战略性新兴产业，同时深度研发行业前沿标准的SerDes IP、CPO/NPO等光电连接技术、下一代Retimer芯片、oDSP芯片、Ethernet PHY芯片、ADC/DAC 芯片以及各种客户定制专用ASIC芯片等，为行业客户提供覆盖各种有线连接介质的高速互连完整解决方案。
招股书显示，公司本次募集资金将主要投入三大方向：面向人工智能及数据中心领域高速互连通信芯片研发及产业化项目、基于高速互连及数据转换核心IP的多场景ASIC芯片研发及产业化项目以及前沿技术研发项目，全面聚焦下一代高速互连技术与全场景产品布局。
在AI算力基础设施建设不断推进的背景下，高速互连作为关键底层环节的战略价值和市场空间正进一步显现。随着科创板IPO进程推进，集益威有望进一步提升在国产高速互连领域的引领地位，成为高速互连及数据转换核心领域兼具技术稀缺性与长期成长性的代表性企业。
