6月30日，上交所官网资料显示，集益威半导体（上海）股份有限公司（以下简称“集益威”）科创板IPO申请获受理。作为国内高速互连领域的核心参与者，集益威向资本市场迈出重要一步。
集益威本次IPO拟募集约30亿元，扣除发行费用后，将投向面向人工智能及数据中心领域高速互连通信芯片研发及产业化项目、基于高速互连及数据转换核心IP的多场景ASIC芯片研发及产业化项目、前沿技术研发项目，其余资金用于补充流动资金。
业内人士认为，集益威科创板IPO募投项目，全面聚焦下一代高速互连技术与全场景产品布局，有望进一步提升其行业引领地位，助力公司成长为高速互连及数据转换赛道兼具技术稀缺性、高成长属性的本土核心厂商。
持续提升技术与商业化能力
资料显示，集益威主营业务为高速互连芯片、IP及相关定制专用芯片的研发、设计与销售，产品应用于人工智能、数据中心、网络电信与无线基站等领域。
当前，人工智能大模型快速演进、智算中心加速建设，高速互连已成为支撑算力、运力、存力协同发展的关键底层技术。集益威也凭借自主研发实现关键突破，成为国内稀缺的高速互连解决方案提供商。
针对高速互连行业技术壁垒高、迭代快、资金投入大、研发周期长、产业化难度大等特点，集益威持续加大研发投入，2023年至2025年，集益威累计研发投入约4.68亿元。截至2025年12月31日，公司共拥有43项发明专利，研发人员占比达75%。
经过多年自主研发与产业化积累，集益威逐步构建起覆盖SerDes（串行/解串器）、ADC（模数转换器）/DAC（数模转换器）、PLL（锁相环）、DSP（数字信号处理器）四大关键环节的核心技术体系，并陆续推出高速中继Retimer（重定时器）芯片、高速光数字信号处理oDSP芯片及定制专用芯片等产品，实现从底层IP到终端产品的协同布局。
招股书显示，集益威已实现可支持400G/800G光模块应用的高速光数字信号处理oDSP芯片，以及支持400G/800G以太网数据传输的板级中继Retimer芯片的产业化；同时单通道56G、112GSerDes IP已实现大规模对外授权，面向下一代算力的224G SerDes IP已完成研发、具备对外授权能力。2025年，集益威单通道56G及以上速率的高速SerDes IP国内市场份额位居国产厂商第一。
集益威相关人士对《证券日报》记者表示，公司以高速互连芯片产品为核心商业化载体，凭借自主芯片研发和定制专用芯片开发能力，同时满足通用市场与差异化需求，并具备自主IP研发与授权能力。SerDes IP作为高速互连领域最核心的技术模块，为公司芯片产品生态的完善提供了技术基座。通过底层技术与终端产品的协同发展与双向验证，公司持续提升技术成熟度与商业化能力，构建起较为完整的商业闭环。
技术升级助力企业长期发展
近年来，集益威产品进入AI数据中心行业头部厂商等供应链体系，随着产品完成客户验证并实现规模化导入，公司商业化能力加速兑现。
招股书显示，2023年至2025年，集益威主营业务收入由1649万元增长至3.89亿元，三年复合增长率达到385.40%；2025年度主营业务毛利率达到42.40%，大幅高于2023年的12.94%，展现出较强的技术溢价能力和市场竞争力。其中，高速互连IP授权业务毛利率稳定在90%以上，高毛利业务为公司长期利润释放奠定基础。
从应用场景看，该公司重点布局人工智能、数据中心等算力互联互通平台基础设施建设，以及通信网络、高端工业设备、高端仪器仪表等多场景战略性新兴产业，同时深度研发行业前沿标准的SerDesIP、CPO（共封装光学）/NPO（近封装光学）等技术，为行业客户提供覆盖各种有线连接介质的高速互连完整解决方案。
业内人士认为，在AI算力基础设施建设不断推进的背景下，高速互连作为关键底层环节的战略价值和市场空间正进一步显现，集益威通过研发构建起完整闭环，如通过IPO募投项目持续赋能，有望在行业后续的高速发展中占据先机。
“高速互连芯片当前正处于发展上升期，市场规模持续扩容，技术迭代不断加快，整体发展前景广阔。行业发展最根本的底层动力来自算力需求的爆发式增长。要抓住AI浪潮机遇，高速互连芯片企业要锚定AI场景专属需求，开展定向技术迭代研发，主动深入到AI产业的生态当中，构建自身的技术护城河。”中关村物联网产业联盟副秘书长袁帅对《证券日报》记者表示。
