微软雅黑, 'Microsoft YaHei';">芝能智芯出品

　　互连标准的迭代，往往比处理器的制程进步更少被关注。但如果没有它们，算力增长是缺少了一块版图。

　　PCIe 8.0 将通道速率推高至 256GT/s，以 x16 配置实现双向 1TB/s 的带宽，几乎超越了人们对单一总线的直觉想象：比当前主流 Gen5 x16 高出近八倍。

　　在过去二十年里，PCIe 从 Gen1 的 2.5GT/s 演进到今天，带宽增长超过百倍，其背后是连续不断的工程挑战与妥协。

　　从 NRZ 到 PAM4，从简单均衡到前向纠错，每一次改进都意味着信号完整性被推到物理极限。如今，PAM4 带来的信噪比问题、FEC 引入的时延开销、SerDes 的功耗与散热，已让互连演进变成往极限发展。

　　PCIe 8.0 的重要性是“更快”的接口，也是算力平台能否跟上人工智能、数据中心和车载计算需求的前言路径。在通道物理层逐渐触碰极限的当下，标准能否兑现“1TB/s”的承诺，值得我们关注。

　　Part 1 PCIe发展的技术演进与工程挑战

　　PCI Express的设计哲学一以贯之，即在保持向后兼容性的前提下，不断通过提高符号速率和优化编码方式来提升带宽。

　　早期的Gen1至Gen5始终基于NRZ（Non-Return-to-Zero，非归零码）差分信令，通过成倍提升信号速率来实现带宽翻倍。例如，Gen1提供2.5GT/s，而Gen5已实现32GT/s，符号速率提升近13倍。

　　然而，随着信号速率接近物理通道的极限，码间干扰（ISI）、通道损耗、抖动以及串扰问题日益严重。

　　在Gen5及以前，提升速率主要依赖转接驱动器、重定时器和均衡技术。发射端与接收端的均衡器可通过FIR滤波、DFE判决反馈等方式补偿信道频率响应中的高频损耗。但在32GT/s水平，NRZ信号的眼图开口已非常有限，设计裕量逐渐被压缩。

　　自Gen6起，PCIe采用PAM4（四电平脉冲幅度调制）取代NRZ，实现每个符号传输两比特信息。PAM4在不显著增加符号速率的前提下翻倍有效比特率，从而在64GT/s符号速率下实现128GT/s的传输能力。

　　然而，PAM4引入了更高的信噪比要求和更复杂的误码校正机制。为此，PCIe Gen6引入了FEC（前向纠错），通常采用低延迟的Reed-Solomon编码，以在不显著增加传输时延的条件下，保障链路可靠性。

　　到PCIe 7.0，速率提升至128GT/s，而PCIe 8.0则计划在2028年实现256GT/s。以x16配置为例，其双向总带宽可达1TB/s，相比当前广泛部署的Gen5 x16（128GB/s）提升近八倍。

　　这种带宽水平不仅要求收发器在SerDes设计中实现极高的抖动容忍度，还对走线材料、电磁兼容性和封装工艺提出了新的挑战。

　　对于PCB与高速连接器而言，皮肤效应、介质损耗与阻抗匹配问题在这一频率范围内尤为突出，因此PCIe 8.0规范中特别提及将审查新的连接器技术，以确保链路的一致性和可靠性。

　　在系统层面，PCIe通道数的扩展进一步放大了带宽总量。例如，服务器CPU逐代增加集成的PCIe通道数量，从而使得整个平台的I/O总带宽呈现比单通道速率更快的增长。

　　这一趋势在数据中心尤为显著，GPU集群、存储阵列和网络接口均依赖PCIe的聚合带宽来满足AI训练和推理的需求。

　　Part 2 PCIe 8.0的技术细节与未来应用

　　PCIe 8.0的目标是速率翻倍，而是对整个互连生态进行系统性优化。

　　在技术层面，主要体现在以下几个方向：

　　◎高带宽与低延迟的平衡。在256GT/s速率下，FEC成为链路稳定性的核心。不同于以往依赖物理层均衡的策略，FEC能够在极低误码率（BER<10^-12）的条件下保障链路可靠性。

　　但FEC计算开销带来的时延必须被严格控制，以确保在高性能计算和实时应用中不会产生瓶颈。因此，PCIe 8.0在标准制定中对延迟与FEC处理的权衡提出了更明确的指标。

　　◎连接器与通道的优化。随着数据速率提升至数百GHz带宽量级，传统PCB走线难以承受损耗与串扰压力，背板、插槽与线缆均需采用新型材料与结构。包括低损耗介质、高速差分连接器、以及改进的封装和布线方式，都将成为PCIe 8.0落地的关键。

　　◎功耗控制与能效优化。高速SerDes在PAM4信令下需要更复杂的电路，包括高速DAC、ADC以及DSP模块，功耗大幅增加。

　　PCIe 8.0在规范中提出继续强调降低功耗的策略，可能通过动态链路速率调整、通道功率门控以及更高效的均衡与纠错算法来实现。

　　在应用层面，PCIe 8.0的意义尤为突出。

　　人工智能训练对GPU间高速互连的依赖极大，而GPU之间的数据交换在许多场景中已超过百GB/s，现有Gen5带宽往往成为限制因素。

　　PCIe 8.0的1TB/s总带宽将显著缩短模型训练的迭代周期，并在推理部署中提供更高的吞吐能力。

　　在高性能存储领域，NVMe SSD在PCIe 4.0和5.0下已接近单盘15GB/s的读写速度。PCIe 8.0将进一步推动单盘性能逼近50GB/s，为大规模数据库、内存级存储以及实时分析提供硬件保障。

　　在汽车和边缘计算场景中，PCIe的高带宽与低延迟同样具备吸引力。

　　随着自动驾驶域控制器需要同时处理传感器融合、决策和执行信号，PCIe 8.0可以在车规级平台上提供通用的高速互连方案，兼顾可靠性与成本效益。

　　小结

　　PCIe 8.0 延续了带宽翻倍的传统，实际挑战远不止速率。功耗、信号完整性、材料和连接器工艺，正在决定其可行性。数据中心和人工智能训练需要这样的带宽来支撑模型规模的膨胀，汽车与边缘计算也期待通用的高速互连平台。

　　原文标题 : 带宽1TB/s的路线图：PCIe 8.0撑起下一个十年